×
文章來源 : 廣東優科檢測 發表時間：2023-02-16 瀏覽數量：
隨著電子元器件的發展，靜電放電（Electro Static Discharge）對器件可靠性的危害愈發顯著。一方面，超大規模集成電路的發展，使得器件尺寸進一步縮小，器件對靜電變得更加敏感。
有統計表明，在由靜電放電產生的使用失效中，潛在性失效約90%，而突發性失效僅占10%。潛在性失效比突發性失效具有更大的危害，一方面是因為潛在性失效難以檢測，在器件制造時受到的潛在靜電損傷會影響使用時的壽命，而器件在裝配過程中受到的潛在靜電損傷會影響它裝入整機后的使用壽命；另外，靜電損傷具有積累性，即使一次靜電放電未能讓器件失效，多次靜電損傷累積起來最終必然使器件完全失效。
器件內部結構的差異，會令器件具有不同的靜電放電破壞電壓范圍。
部分器件的靜電破壞電壓區間：
| 各類晶體 | 靜電破壞電壓(Volts) |
CMOS(import protected) | 250~3000 |
VMOS | 30~1800 |
MOSFET | 100~200 |
GaaSFET | 100~300 |
EPROM | 100 |
JFET | 140~7200 |
SAW | 150~500 |
在器件的早期設計階段，引入對耐靜電放電能力的驗證，顯得尤其重要。
目前對于器件的耐靜電放電能力的驗證測試，一般參考MIL-STD、JEDEC、AEC-Q等標準， 下表中列舉靜電測試模型與對應的測試標準。
下表中列舉靜電測試模型與對應的測試標準。
| IC ESD 參考標準 | MIL-STD | JEDEC | AEC-Q | Other |
| HBM (Human Body Mode) | MIL-STD-883 | JS-001 2017 | AEC-Q100-002 | - |
| MM(Machine Mode) | - | JESD22-C115 | AEC-Q100-003 | - |
| SCDM(Socket CDM) | - | - | - | ANSI/ESD SP5.3.2 |
| CDM(Non-Socket) | - | JS002-2018 | AEC-Q-100-011 | EIA/ESDA-5.3.1 |
| Latch-Up 參考標準 | MIL-STD | JEDEC | AEC Q | Other |
| Room Temp. Test | - | JESD-78 | - | - |
| High Temp. Test | - | JESD-78 | AEC-Q100-004 | - |
| System ESD 參考標準 | MIL-STD | JEDEC | AEC Q | Other |
| HBM(Human Body Mode) | - | - | AEC-Q200-002 | IEC61000-4-2 |
優科檢測認證是專業第三方電子元器件檢測機構，具備了HBM、MM、Latch-Up、CDM全面測試能力，可提供電子元器件ESD測試服務。
獲取報價
如果您對我司的產品或服務有任何意見或者建議，您可以通過這個渠道給予我們反饋。您的留言我們會盡快回復！
掃碼咨詢
微信訂閱號